人物簡介
1990年畢業(yè)于 浙江大學西溪校區(qū)物理系，后留校工作。1997年畢業(yè)于浙江大學電子工程系電路與系統(tǒng)專業(yè)，獲工學碩士學位。2000年底在英國愛丁堡 Napier大學工程學院獲博士學位。出國前曾講授浙江大學電子工程系研究生課程。
出國后主要從事EDA軟件的開發(fā)和研究，并在可編程芯片供應商Altera公司工作4年多。2005年4月人才引進到復旦大學工作。
近些年來在國內(nèi)外學術期刊和會議上發(fā)表研究論文20篇，其中被SCI/EI收錄的論文有16篇。另外還有一項國家發(fā)明專利。
2004年為國際權威雜志IEE Proceedings-Computers and Digital Techniques (計算機與數(shù)字技術)期刊審稿人。已經(jīng)成功指導英國愛丁堡Napier大學一名博士生畢業(yè)。
工作背景
在可編程芯片(CPLD & FPGA) 設計供應商Altera®公司歐洲技術中心研究開發(fā)部工作4年多, 從事于Quartus®軟件, Excalibur?系列產(chǎn)品 (內(nèi)嵌ARM®微處理器和內(nèi)存的可編程芯片), Nios® 通用嵌入式 RISC微處理器, 和HardCopy? (從FPGA到 ASIC) structured ASIC成套工具的研究, 開發(fā)與調(diào)試。熟悉硬件和軟件以及 SoC/SOPC (System-On-a-Programmable-Chip) 系統(tǒng)的開發(fā)與應用。
回國后主要從事FPGA軟硬件系統(tǒng)的開發(fā)、研究和應用。最近開始從事量子計算電路的邏輯設計和優(yōu)化。
研究領域
l 大規(guī)模數(shù)字集成電路面積，功耗，可測試性，和可布線性(routability)的優(yōu)化。
l 面向可編程芯片(CPLD & FPGA)的EDA軟件開發(fā)與應用。
l 軟/硬件協(xié)同設計(SW/HW co-design) 。
l High-Level Synthesis優(yōu)化算法。
l 嵌入式SoC/SOPC系統(tǒng)的開發(fā)與應用，特別是計算復雜，并行性和實時性要求高的應用場合。
l 面向Reconfigurable Computing的可編程芯片結構研究。
l 量子計算的電路設計優(yōu)化。
個人成就
l 第14屆VLSI(超大規(guī)模集成電路)設計國際會議評審員 (14th International Conference on VLSI Design, IEEE Computer Society, Los Alamitos, California, U.S.A, 2001)。
l The 6th INTERNATIONAL CONFERENCE ON ASIC (ASICON 2005), “VLSI design” Session Chair, Shanghai, China, October 24-27, 2005,
l 指導學生參加"Altera杯"中國第五屆研究生EDA電子設計競賽，獲團體金獎，清華大學，2005。
