吳德馨（1936－）：半導(dǎo)體器件和集成電路專家。女。河北樂亭人。1961年畢業(yè)于清華大學(xué)無線電電子工程系。中國科學(xué)院微電子中心研究員。 60年初，吳德馨作為主要負(fù)責(zé)人之一，在國內(nèi)首先研究成功硅平面型高速開關(guān)晶體管，所提出的提高開關(guān)速度的方案被廣泛采用，并向全國推廣。六十年代末期研究成功介質(zhì)隔離數(shù)字集成電路和高阻抗運算放大器模擬電路。70年代末研究成功MOS4K位動態(tài)隨機存儲器。在國內(nèi)首先將正性膠光刻和干法刻蝕等技術(shù)用于大規(guī)模集成電路的研制，并進行了提高成品率的研究。首先在國內(nèi)突破了LSI低下的局面。隨后又相繼研究成功16K位和64K位動態(tài)隨機存儲器。開發(fā)成功雙層多晶硅和差值氧化工藝，獨創(chuàng)了檢測腐蝕接觸孔質(zhì)量的露點法。80年代末期自主開發(fā)成功3微米CMOSLSI全套工藝技術(shù)，用于專用電路的制造。研制成功多種專用集成電路；并研究開發(fā)成功VDMOS系列功率場效應(yīng)器件和砷化嫁異質(zhì)結(jié)高電子遷移率晶體管。90年代研究成功0.8微米CMOSLSI工藝技術(shù)，和0.1微米T型柵GaAsPHEMT器件。目前正在從事砷化鎵微波集成電路和光電模塊的研究。

　　在中國，院士是科學(xué)家的終身榮譽。連日來，活躍在人代會上的院士們或直抒胸臆、縱橫捭闔，或條分縷析、娓娓道來，“風(fēng)采”各有不同。但他們的出發(fā)點都是相同的，就是為國家各項事業(yè)的發(fā)展貢獻自己的真知灼見，行使憲法和法律賦予的神圣職責(zé)�！∪珖�人大代表、中科院院士吳德馨認(rèn)為，遏制司法腐敗，審判制度改革很重要。

　　吳德馨院士從事半導(dǎo)體器件與集成電路的研究與開發(fā)，曾獲國家和中科院一等獎3項。1992年被國家科委聘為“深亞微米結(jié)構(gòu)器件和介觀物理”項目首席科學(xué)家。

　　曾任國家重大科技攻關(guān)課題負(fù)責(zé)人；攀登計劃首席科學(xué)家；國家重大基礎(chǔ)研究顧問專家組成員；中科院學(xué)部主席團成員；中國電子學(xué)會常務(wù)理事；半導(dǎo)體與集成技術(shù)分會主任；第九屆、十屆全國人大常委會委員和教科文衛(wèi)委員會委員等職務(wù)。

　　主要從事化合物半導(dǎo)體異質(zhì)結(jié)晶體管和電路的研究，包括0.1微米砷化鎵/鋁鎵砷異質(zhì)結(jié)高遷移率場效應(yīng)晶體管、砷化鎵/銦鎵磷HBT晶體管，氮化鎵/鋁鎵氮異質(zhì)結(jié)場效應(yīng)功率晶體管和研制成功砷化鎵/銦鎵磷HBT光發(fā)射驅(qū)動電路。

　　對于集成電路系統(tǒng)級封裝（SIP）的發(fā)展概況及其趨勢做了介紹，對于從事此領(lǐng)域工作的讀者有指導(dǎo)性意義。由于集成電路設(shè)計水平和工藝技術(shù)的提高，集成電路規(guī)模越來越大，已可以將整個系統(tǒng)集成為一個芯片（目前已可在一個芯片上集成108個晶體管）。這就使得將含有軟硬件多種功能的電路組成的系統(tǒng)（或子系統(tǒng)）集成于單一芯片成為可能。90年代末期集成電路已經(jīng)進入系統(tǒng)級芯片（SOC）時代。20世紀(jì)80年代，專用集成電路用標(biāo)準(zhǔn)邏輯門作為基本單元，由加工線供給設(shè)計者無償使用以縮短設(shè)計周期：90年代末進入系統(tǒng)級芯片時代，在一個芯片上包括了CPU、DSP、邏輯電路、模擬電路、射頻電路、存儲器和其它電路模塊以及嵌入軟件等，并相互連接構(gòu)成完整的系統(tǒng)。由于系統(tǒng)設(shè)計日益復(fù)雜，設(shè)計業(yè)出現(xiàn)了專門從事開發(fā)各種具有上述功能的集成電路模塊（稱做知識產(chǎn)權(quán)的內(nèi)核，即IP核）的工廠，并把這些模塊通過授權(quán)方式提供給其他系統(tǒng)設(shè)計者有償使用。設(shè)計者將以IP核作為基本單元進行設(shè)計。IP核的重復(fù)使用既縮短了系統(tǒng)設(shè)計周期，又提高了系統(tǒng)設(shè)計的成功率。研究表明，與IC組成的系統(tǒng)相比，由于SOC設(shè)計能夠綜合并全盤考慮整個系統(tǒng)的各種情況，可以在同樣工藝技術(shù)條件下實現(xiàn)更高的系統(tǒng)指標(biāo)。21世紀(jì)將是SOC技術(shù)真正快速發(fā)展的時期�！　〗�年來由于整機的便攜式發(fā)展和系統(tǒng)小型化的趨勢，要求芯片上集成更多不同類型的元器件，如Si-CMOSIC、GaAs-RFIC、各類無源元件、光機電器件、天線、連接器和傳感器等。單一材料和標(biāo)準(zhǔn)工藝的SOC就受到了限制。近年來在SOC基礎(chǔ)上快速發(fā)展的系統(tǒng)級封裝（SiP），即在一個封裝內(nèi)不僅可以組裝多個芯片，還可以將包含上述不同類型的器件和電路芯片疊在u2019—起，構(gòu)建成更為復(fù)雜的、完整的系統(tǒng)�！　�SiP與SOC相比較具有

　�。�1）可提供更多新功能;

　　（2）多種工藝兼容性好;

　�。�3）靈活性和適應(yīng)性強；

　�。�4）低成本；

　�。�5）易于分塊測試； （6）開發(fā)周期較短等優(yōu)點�！　�SOC和SiP二者互為補充，一般認(rèn)為SOC主要應(yīng)用于更新?lián)Q代較慢的產(chǎn)品和軍事裝備要求高性能的產(chǎn)品，SiP主要用于換代周期較短的消費類產(chǎn)品，如手機等。SiP在合格率和計算機輔助設(shè)計方面尚有待進一步提高�！　∮捎赟iP的復(fù)雜性，無論是在設(shè)計和工藝技術(shù)方面都提出了更高的要求。在設(shè)計方面需要系統(tǒng)工程師、電路設(shè)計、版圖設(shè)計、硅技術(shù)設(shè)計、測試和制造等工程師團隊一起合作共同實現(xiàn)最好的性能、最小的尺寸和最低的成本。首先通過計算機輔助模擬設(shè)計采用的IC芯片、功率和無源元件等參數(shù)及布局；設(shè)計高密度布線中要考慮消除振蕩、過沖、串?dāng)_和輻射等；熱耗散和可靠性的考慮；基板材料的選擇（包括介電常數(shù)、損耗、互連阻抗等）；制定線寬、間距和通孔等設(shè)計規(guī)則；最后設(shè)計出母板的布圖。

　　SiP采用近十年來快速發(fā)展的倒裝焊互連技術(shù)，倒裝焊互連比引線鍵合具有直流壓降低、互連密度高、寄生電感小、熱特性和電學(xué)性能好等優(yōu)點，但費用較高。SiP的另一大優(yōu)點是可以集成各種無源元件。無源元件在集成電路中的用量日益增加，如在手機中無源元件和有源器件之比約為50：1。采用近年來發(fā)展的低溫共燒多層陶瓷（LTCC）和低溫共燒鐵氧體（LTCF）技術(shù)，即在多層陶瓷內(nèi)集成電阻、電容、電感、濾波器和諧振器等無源元件，就如同在硅片中集成有源器件一樣。此外，為了提高管芯在封裝中所占面積比多采用兩個以上的芯片疊層結(jié)構(gòu)，在Z方向上進行三維集成。其疊層芯片之間超薄柔性絕緣層底板的研制、底板上的銅布線、互連通孔和金屬化等新工藝技術(shù)得到了發(fā)展�！　�SiP以其進入市場快、更小、薄、輕和更多的功能的競爭力，目前己在工業(yè)界得到廣泛地應(yīng)用。其主要應(yīng)用領(lǐng)域為射頻/無線應(yīng)用、移動通信、網(wǎng)絡(luò)設(shè)備、計算機和外設(shè)、數(shù)碼產(chǎn)品、圖像、生物和MEMS傳感器等�！　〉�2010年預(yù)計SiP的布線密度可達(dá)6000cm/cm2，熱密度達(dá)到100W/cm2，元件密度達(dá)5000/cm2,I/O密度達(dá)3000/cm2。系統(tǒng)級封裝設(shè)計也像SOC的自動布局布線一樣朝著計算機輔助自動化的方向發(fā)展。Intel公司最先進的SiP技術(shù)已將五片疊層的閃存芯片集成到1．0mm的超薄封裝內(nèi)。日本東芝的SiP目標(biāo)是把移動電話的全部功能集成到一個封裝內(nèi)。日本最近預(yù)測如果全世界LSI系統(tǒng)的1/5采用SiP技術(shù)，則SiP的市場可達(dá)1．2萬億日元。SiP以其進入市場快的優(yōu)勢，在未來幾年內(nèi)將以更快的增長速度發(fā)展。中國在加快發(fā)展集成電路設(shè)計和芯片制造的同時，應(yīng)當(dāng)加大系統(tǒng)級封裝的研究和開發(fā)。

　　在國內(nèi)率先提出了利用MEMS結(jié)構(gòu)實現(xiàn)激光器和光纖的無源耦合。并研究成功工作速率達(dá)10Gbps的光發(fā)射模塊。其中“先進的深亞微米工藝技術(shù)及新型器件”獲2003年北京市科學(xué)技術(shù)一等獎。

　　獨立自主開發(fā)成功全套0.8微米CMOS工藝技術(shù)。獲1998年中科院科技進步一等獎和1999年國家科技進步二等獎。作為國家攀登計劃首席科學(xué)家負(fù)責(zé)“深亞微米結(jié)構(gòu)器件及介觀物理項目研究。開展了12項課題的研究。為介觀物理基礎(chǔ)和新結(jié)構(gòu)器件的進一步研究打下基礎(chǔ)。

　　作為工藝負(fù)責(zé)人研究成功N溝MOS4K、16K動態(tài)隨機存儲器和成品率的提高。獨創(chuàng)了檢驗接觸孔質(zhì)量的露點檢測法。并推廣到上海器件五廠。分別獲得1980和1981年中科院科技成果一等獎兩次。負(fù)責(zé)平面型高速開關(guān)管的研究，獨立解決了提高開關(guān)速度的關(guān)鍵問題，并推廣至上海器件五廠和109廠，為兩彈一星采用的109計算機提供器件基礎(chǔ)。獲國家新產(chǎn)品一等獎。2004年，獲何梁何利技術(shù)科學(xué)獎。